射频集成电路设计（RFIC Design）是一项高度复杂且具有挑战性的工作，涉及多领域的技术，包括但不限于：微波工程、电磁学、电路设计仿真等。而设计者需要跨学科知识，将其融合到电路设计中，才能实现高性能的射频芯片。

RFIC 设计通常基于一系列射频 IP 电路，如：

• 功率放大器有源电路 (PA)
• 低噪声放大器（LNA）
• 压控震荡器（VCO）

这些射频 IP 电路不仅包含有源电路（含晶体管的电路部分），也包含大量无源部分，如：

• 电感
• 变压器
• 匹配电路

无源部分通常被用来作为单端和差分信号转化电路，输入阻抗或者输出阻抗的匹配等，在射频设计中起到非常关键的作用。

传统射频电路设计既要设计优化有源电路，也要精准设计无源器件和电路。因此整个设计流程极度依赖于设计者的经验，并需要反复仿真迭代，耗时费力。

冉谱微公司的RFIC-GPT ，针对射频芯片设计，根据设计者所需要达到的设计指标（如变压器的Q/L/k；匹配电路的匹配度S11、插损IL；PA的增益等），利用AI算法和技术，直接生成满足指标的射频器件和电路的GDSII或原理图，准确度高达95%，使用者可以在RFIC设计中直接应用生成结果。RFIC-GPT最大的特点是能协助射频经验不丰富的设计者快速找到最优值、大幅度减少迭代次数，目前已经有Silicon-proven，1KK出货量。

目前支持：

• 无源器件/电路：电感 、变压器 、匹配电路 、宽频多值匹配 ，不断更新中
• 有源电路：功率放大器有源电路 (PA) ，不断更新中

RFIC-GPT 通过极致的速度提升，将复杂的射频设计化繁为简，设计人员只要在网页输入设计指标，仅需秒级计算就可以生成所需GDSⅡ和原理图，供直接下载并在行业通用设计平台如Cadence Virtuoso、 Keysight ADS等中使用，仅三步即可生成设计 。

RFIC-GPT在线版操作网址：https://service.icprophet.com

RFIC-GPT离线版在在线版基础上，提供更加丰富的使用场景，支持更多的工艺，满足更复杂的应用模式，集成更广泛的射频设计平台，并能为用户提供定制化服务。如有需要，请致电1801931281，或发邮件sales@icprophet.com。

欢迎关注我们的公众号：

step 1: 输入电学指标

• 输入恰当的电学设计指标，点击“提交计算”。

step 2: 权衡设计结果

查看实时显示的计算结果，比如针对不同指标最优化的候选版图结果，权衡并选择最合适的设计。

step 3: 下载和应用GDSII版图

确定需要的设计版图，点击 - “下载”：

快速操作参考视频

https://icprophet-wwwweb.oss-cn-shanghai.aliyuncs.com/wwwweb/video/helpvide5.mp4

• 工作频率(GHz)

Design Frequency（GHz） ，输入范围：0.5GHz-85GHz 。

工作频率指的是电感器件在特定电路中工作频率，目前RFIC-GPT 提供的电感工作频率设计范围在0.5GHz到85GHz之间。

• 品质因子Q

Quality factor Q ，输入范围：2-50 。

品质因子Q是电感器件的重要参数，它表示了电感器件在工作频率下的性能。一般来说，Q值越高，代表电感器件的损耗越低，性能越好。高Q值的电感器件在信号传输和滤波电路中有更好的效果。

Q值设置技巧：一般情况下，将片上电感的Q值设置为10左右即可满足设计需要。如果不清楚所需Q值，可以优先设定需要的电感L值，然后Q值从10左右开始向上调，观察在特定工艺/金属层厚度下，满足特定L值最大Q值可以达到多少即可。

• 电感值L(pH)

Inductance(pH) ，输入范围：20pH-10000pH ，130nm上限至25000pH 。

电感值指的是电感器件的电感量（单位：皮亨/pH）。选择正确的电感值能够确保电路的阻抗匹配和信号传输效果。此处的电感值可以看作电感线圈感性和容性的一个集总。对于阻抗为Z的电感，其电感值L表示如下：

• SRF(>GHz)

SRF(>GHz) ，默认可输入最小值为工作频率 Design Frequency 的1.5倍 。

SRF指的是自谐振频率（Self-Resonant Frequency），电感具有分布电容，这个自身电容与电感在特定频率下会发生谐振，这个特定的频率就是SRF。当频率低于SRF，电感线圈呈感性；当频率高于SRF，电感线圈呈容性；当频率等于SRF，电感线圈呈阻性。因此，在射频电路设计中，一般SRF应大于工作频率的1.5倍，以保证电感线圈在工作频率的稳定性和可靠性。

• 工艺节点

Process node ，工艺节点选项。

目前我们提供的工艺节点包括：22nm、28nm、40nm、55nm、65nm、110nm 和 130nm。

• 金属层厚度(µm)

Metal layer thickness ，请根据具体使用的工艺节点文件及设计需要选择对应的金属层厚度 。

不同的金属层，具有不同的厚度和介电性能，而电感线圈的电学性能主要就跟金属层厚度有关。确定工艺节点后，可通过选择金属层厚度确定需要使用的金属层。请阅读PDK注释部分或者PROC文件注释部分厚度数据。

• 信号传入方式

Signal input type ，请选择：“单端”或“差分” 。

信号传入方式表示信号是以差分方式（DIFF）还是单端方式（SINGLE）输入到电感器件中。差分信号传输常用于高速数据传输和抗干扰性较好的场合，而单端信号传输则通常用于一般性的电路中，易受到电磁干扰的影响。正确选择信号传入方式，有助于提高电路的性能和稳定性。

• 版图长宽度限制(µm)

请根据设计需求，填写版图长宽限制。

设置技巧：通过不设置（此项非必填）及设置限制，观察计算结果。通常来说，面积越大，因其可绕线圈圈数高，电感值越高。在给定的限制面积情况下，电感值是有上限的，可根据实际需求权衡选择结果。

• 设计需求满足时：

根据设计需求填写 “电感电学指标”，点击提交计算后即可得到三组结果，分别对应Q值误差最小、L值误差最小和综合误差最小的设计结果及其对应的GDSII示意图。若其中有任何一组结果满足您的设计需求，可进行下一步：下载及应用GDSII版图。

• 设计需求不满足时：

您可以适当对输入进行权衡计算，尝试下面的几种方法，以得到符合要求的解。

A. 由于此处的SRF为强制约束，您在使用时非必要无需设置过大，只需适当远离工作频率即可，避免过度侧重SRF影响计算结果。

B. 网页的电感设计包括版图长宽不一致的结构，您在计算时若实际设计条件允许，可以适当放宽其中一个维度的限制以找到更优解。

C. 若您需要更高Q值的电感，建议选择对应工艺节点最厚的金属层。

D. 网页给出的结果是最接近您输入值的解，您可以根据您实际的设计权衡调整Q和L目标值的输入来找到更符合您需求的方案。若网页搜寻不到您需求的结果，可以通过下方联系方式联系我们的客服，我们将根据您的情况给您更详细的建议和服务。

若得到满意的参数结果，请在网页右侧下方下载相应版图。

版图应用请参考“GDSII版图快速应用”章节的内容。

如果在您的设计环境中无法直接导入所下载的GDSII版图，请下载离线辅助工具RFIC-Generator协助。

• 电感差分输入

• 电感单端输入

• 电感L值

• 电感Q值

• 工作频率(GHz)

Design Frequency（GHz） ，输入范围：0.5GHz-80GHz 。

工作频率是指变压器在电路中运作的频率范围，目前RFIC-GPT 提供的设计范围在0.5GHz到80GHz之间。

• 主线圈品质因子Q_pri

Primary Coil Quality Factor(Q) ，输入范围：2-50 。

主线圈品质因子Q_pri是主线圈的性能参数，表示主线圈在工作频率下的损耗和效率。Q_pri的范围通常在2到50之间。较高的Q_pri值意味着主线圈具有更低的能量损耗和更高的性能。

Q值设置技巧：一般情况下，将Q值设置为10左右即可满足设计需要。如果不清楚所需Q值，可以优先设定需要的电感L值，然后从10向上调整Q值，观察在特定工艺/金属层厚度下，满足特定L值最大Q值可以达到多少即可。

• 主线圈电感值L_pri(pH)

Primary Coil Inductance(pH) ，输入范围：20pH-6000pH ，130nm上限至25000pH 。

主线圈电感值L_pri表示主线圈的电感量（单位：皮亨/pH）。选择适当的电感值保证了变压器在特定频率下的能量传输效率。此处的电感值可以看作主线圈感性和容性的一个集总。对于一个二端口的参数网络，主线圈的电感值可以由以下公式计算得到：

• 副线圈品质因子Q_sec

Secondary Coil Quality Factor(Q) ，输入范围：2-50 。

副线圈品质因子Q_sec是副线圈的性能参数，类似于主线圈的Q值。它表示了副线圈在工作频率下的损耗和效率。合适的Q_sec值确保了变压器的高效性和稳定性。

Q值设置技巧：一般情况下，将Q值设置为10左右即可满足设计需要。如果不清楚所需Q值，可以优先设定需要的电感L值，然后从10向上调整Q值，观察在特定工艺/金属层厚度下，满足特定L值最大Q值可以达到多少即可。

• 副线圈电感值L_sec(pH)

Secondary Coil Inductance(pH) ，输入范围：20pH-6000pH ，130nm上限至25000pH 。

副线圈电感值L_sec表示副线圈的电感量（单位：皮亨/pH）。副线圈的电感值影响了能量传输的质量，因此在设计中需要特别注意。此处的电感值可以看作副线圈感性和容性的一个集总。对于一个二端口的参数网络，主线圈的电感值可以由以下公式计算得到：

• 耦合系数 k

Coupling Coefficient k ，输入范围：0-1 。

耦合系数 K 表示主线圈和副线圈之间的电磁耦合程度。耦合系数越接近 1，说明主线圈和副线圈之间的耦合越紧密，能量传输效率越高。设计时，合适的K值确保了变压器的高效传输。

• 工艺节点

Process Node ，请根据流片的工艺节点做选择。

目前我们提供的工艺节点包括：22nm、28nm、40nm、55nm、65nm、110nm 和 130nm。根据您的设计需求，选择所需的工艺节点。

• 主线圈金属层厚度(µm)

The Metal Layer Thickness of Primary Coil ，请根据工艺节点选择对应的主线圈金属层厚度 。

顶层无源器件性质主要跟金属层厚度有关，可通过选定的工艺节点的金属层厚度获取对应的结果。不同的金属层，具有不同的厚度和介电性能，制作的线圈具有不同的电学性能，选定工艺节点后，根据PDK文件选择合适的金属层厚度。

金属层厚度选择技巧：选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

• 副线圈金属层厚度(µm)

The Metal Layer Thickness of Secondary Coil ，请根据工艺节点选择对应的副金属层厚度 。

顶层无源器件性质主要跟金属层厚度有关，可通过选定的工艺节点的金属层厚度获取对应的结果。不同的金属层，具有不同的厚度和介电性能，制作的线圈具有不同的电学性能，选定工艺节点后，根据PDK文件选择合适的金属层厚度。

金属层厚度选择技巧：选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

• 变压器结构选择

Transformer Structural Selection ，目前共有3种结构供选择：Type 1 、Type 2 或Type 3 。

当前网页提供了以下三种类型的变压器生成：Type1为主线圈的端口和副线圈端口相位差为180度的变压器；Type2为主线圈的端口和副线圈端口同相位的变压器；Type3为主副线圈中线圈各自的两个Terminal相位差为180度的变压器。其中Type2和Type3要求主副线圈金属层同层。

• 信号传入方式

Signal input type ，请选择：

• 差分转差分：DIFF_DIFF
• 单端转差分：SINGLE_DIFF
• 差分转单端：DIFF_SINGLE

差分转差分：表示信号从主线圈以差分形式输入，并在副线圈以差分形式输出。通常用于保持信号的差分特性，并且可以提高抗干扰能力和噪声抑制能力。

单端转差分：表示信号从主线圈以单端形式输入，并在副线圈以差分形式输出。通常适用于需要将单端信号转换为差分信号的情况。

差分转单端：表示信号从主线圈以差分形式输入，并在副线圈以单端形式输出。通常适用于需要将差分信号转换为单端信号的情况。

选择合适的信号传入方式有助于适应不同的电路需求，确保信号传输的准确性和稳定性。

版图长宽度限制(µm)（此项非必填）

请根据设计需求，填写版图长宽限制。

长宽设置技巧：通过不设置或者设置限制，观察计算结果。通常来说，面积越大，因其可绕线圈圈数高，电感值越高。在给定的限制面积情况下，电感值是有上限的，可根据实际需求权衡选择结果。

配置好相关输入后，点击提交计算后即可得到6组结果，将分别显示在您给定目标附近，主线圈Q值误差最小、主线圈L值误差最小、副线圈Q值误差最小、副线圈L值误差最小、耦合系数误差最小和综合误差最小的设计结果及其对应的GDSII示意图如下：

• 设计需求满足时

若结果满足您的需求，可进行下一步：下载及应用GDSII版图。

• 设计需求不满足时

您可以适当对输入进行权衡计算， 尝试下面的几种方法， 以得到符合要求的解：

A. 对于副线圈Q值目标较高时，建议选择较厚的金属层作为副线圈。如下图中期望副线圈Q_sec=14,L_sec=1000,若设置0.85μm厚度的金属层作为副线圈，将会找不到合适的设计结果。

B. 网页的变压器设计包括版图长宽不一致的结构，您在计算时若实际设计条件允许，可以适当放宽其中一个维度的限制以找到更优解。
如下图中，目标值为Q_pri=14,L_pri=1000pH,Q_sec=13,L_sec=1000pH,k=0.6 时，在设计许可内，将版图的宽度限制调大，即可达到接近目标的解。

C. 主副线圈同层的时候通常可以得到较高的Q值，但由于结构的影响，主副线圈的电感值关联性较大。若此时存在主副线圈电感值不满足目标时，可以尝试采用主副线圈非同层的变压器设置。

D. 网页给出的结果是最接近您输入值的解，您可以根据您实际的设计权衡调整电学参数目标值的输入来找到更符合您需求的方案。若网页搜寻不到您需求的结果，可以通过下方联系方式联系我们的客服，我们将根据您的情况给您更详细的建议和服务。

若得到满意的参数结果，请在网页右侧下方下载相应版图。

版图应用请参考“GDSII版图快速应用”章节的内容。

如果在您的设计环境中无法直接导入所下载的GDSII版图，请下载离线辅助工具RFIC-Generator协助。

• 变压器差分输入、差分输出

• 变压器单端输入、差分输出

• 变压器差分输入、单端输出

• 主线圈 Q_pri

• 副线圈 Q_sec

• 主线圈 L_pri

• 副线圈 L_sec

• 耦合系数

RFIC-GPT目前提供基于变压器的匹配电路设计，由变压器和并联电容组成：

• 频率低限(GHz)

Freq. lower bound (GHz) ，输入范围：0.5GHz-80GHz 。

频率低限是指匹配电路的工作最低频率。请注意，在这里频率低限数值不能 比频率高频高。如需设计单频点匹配，请在频率高低限输入同样数值。

• 频率高限(GHz)

Freq. upper bound (GHz) ，输入范围：0.5GHz-80GHz 。

频率高限是指匹配电路的工作最高频率。请注意，在这里频率高限数值不能 比频率低频低。如需设计单频点匹配，请在频率高低限输入同样数值。

• 负载阻抗实部

Load Z (Real) ，请输入频段中点的负载阻抗实部值。即：如频率高限为25GHz，频率低限为24GHz，需输入频段为24.5GHz的负载阻抗实部值。

其中网页在频段内的负载阻抗等效于由Z_Load在频段中点得到的RC并联(RL||CL)在频段内的阻抗。

• 负载阻抗虚部

Load Z (Imaginary) ，负载阻抗在频段中点的虚部值。即：如频率高限为25GHz，频率低限为24GHz，需输入频段为24.5GHz的负载阻抗虚部值。

• 目标阻抗实部

Z_opt (Real) ，请输入频段中点的目标阻抗实部值。即：如频率高限为25GHz，频率低限为24GHz，需输入频段为24.5GHz的目标阻抗实部值。

目标阻抗实部指的是在将负载阻抗进行匹配变换后所期望达到的阻抗的实部。如下图所示，若匹配网络具有较高的匹配度，则Z_in 近似于Z_opt 。

• 目标阻抗虚部

Z_opt (Imaginary) ，目标阻抗在频段中点的虚部值。即：如频率高限为25GHz，频率低限为24GHz，需输入频段为24.5GHz的目标阻抗虚部值。

• 匹配度S11_max (dB)

S11_max(dB)

在匹配电路中，匹配度（S11）用于描述信号从信号源到负载端之间的匹配情况。匹配度（S11）的值越小，表示反射越小，匹配效果越好。结合下图中的阻抗表示，则对应匹配度S11（单位：分贝/dB）的计算如下：

S11_max是指匹配电路在匹配频段内所能容忍的最差匹配度。较低的 S11_max 值表示匹配电路在频段内对信号的反射能力较低，能够更有效地将信号传输到负载端，减少信号的损耗和失真。在设计匹配网络时，通常要求 S11_max 尽可能地小，以实现高效的信号匹配。

• 插入损耗IL_min (dB)

Minimum Insertion Loss(dB)

插入损耗（IL）是指信号在通过电路时的信号衰减情况，衡量信号源到负载端之间的信号损耗。其计算如下：

ILmin是指匹配电路在频段内中所能容忍的传输损耗的最低要求。ILmin的值越低表示电路在频段内的传输损耗越小，信号的衰减也越少。通过降低插入损耗，可以提高电路的传输效率和信号质量。

• 工艺节点

Process node ， 工艺节点选项 。

目前我们提供的工艺节点包括：22nm、28nm、40nm、55nm、65nm 和 130nm。

• 主线圈金属层厚度(µm)

Primary coil metal layer thickness ，请根据工艺节点选择对应的主线圈金属层厚度 。

RFIC-GPT 目前提供的是基于变压器的匹配电路，这里需要选择变压器主线圈的金属厚度。金属层厚度选择技巧：选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

• 副线圈金属层厚度(µm)

secondary coil metal layer thickness ，请根据工艺节点选择对应的副金属层厚度 。

RFIC-GPT 目前提供的是基于变压器的匹配电路，这里需要选择变压器副线圈的金属厚度。金属层厚度选择技巧：选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

• 信号传入方式

Signal input type ，请选择：

• 差分转差分：DIFF_DIFF
• 单端转差分：SINGLE_DIFF
• 差分转单端：DIFF_SINGLE

差分转差分：表示信号从主线圈以差分形式输入，并在副线圈以差分形式输出。通常用于保持信号的差分特性，并且可以提高抗干扰能力和噪声抑制能力。

单端转差分：表示信号从主线圈以单端形式输入，并在副线圈以差分形式输出。通常适用于需要将单端信号转换为差分信号的情况。

差分转单端：表示信号从主线圈以差分形式输入，并在副线圈以单端形式输出。通常适用于需要将差分信号转换为单端信号的情况。

选择合适的信号传入方式有助于适应不同的电路需求，确保信号传输的准确性和稳定性。

• 版图长宽度限制(µm)

请根据设计需求，填写版图长宽限制。

长宽设置技巧：通常来说，限定版图长款会导致结果出现较大差异，建议分别通过不设置（此项非必填）及设置长宽限制，观察计算结果，微调以达到所需设计要求。

对于匹配网络，匹配度和插入损耗是一组相互竞争的指标，因此在填写设计目标时，可以通过适当降低其中一个指标的要求来权衡整个匹配电路的性能。在下图的例子中，目标在23GHz~25GHz下，将50Ω的负载匹配为（30-20i）Ω的目标阻抗。可以看出适当的降低匹配度的要求有利于插入损耗达到目标。

若得到满意的参数结果，请在网页右侧下方下载相应版图。

版图应用请参考“GDSII版图快速应用”章节的内容。

如果在您的设计环境中无法直接导入所下载的GDSII版图，请下载离线辅助工具RFIC-Generator协助。

4.1 IL 利用输入输出端的 Power 比进行诠释，等效为 hb 仿真里的 power gain

''IL =-db10((pvi('hb "/net3" 0 "/PORT1/PLUS" 0'(1)) / (- pvi('hb "/net01" 0 "/PORTO/PLUS" 0 '1))))
''

4.2 S11 在 ADE 的公式计算如下，利用 sp 仿真 得到输入阻抗，再对比输入阻抗和期望阻抗的一致性

''zm1 = zm(1 ?result "sp")
''

''S11_zm = db20(abs(zm1 -Zopt) / abs(zm1 +Zopt))
''

宽频多值匹配在多个频率点完成最优的匹配设置，其与“匹配电路”模块的区别在于可以输入一组（或者用excel上载）随着频率变化的负载阻抗和目标阻抗。

上载多个频点参数

如下图所示：点击“编辑参数”

展开可以输入或上载：

对于宽频多值匹配，我们还增加了IL 平坦度

IL_fluc (dB) ，范围：[1-80] 。
插入损耗平坦度ILfluc指的是在宽频的范围内，插入损耗IL的波动幅度。公式为：

ILfluc=max(ILinfrequency)−min(ILinfrequency) IL fluc=max(ILin frequency)-min(ILin frequency)ILfluc=max(ILinfrequency)−min(ILinfrequency)

其他参数设置与“匹配电路”模块一致

点击“编辑参数”按钮，您可以在跳出来的界面输入宽频内输入频率和对应频点的负载阻抗和目标阻抗的实部虚部（或根据模板csv编写后一键导入）。在宽频多值匹配模块，我们增添了“IL平坦度”这个在宽频匹配中受到重视的指标。在提交计算后，我们会给出三个结果供您权衡选择，如下图所示。

若得到满意的参数结果，请在网页右侧下方下载相应版图。

版图应用请参考“GDSII版图快速应用”章节的内容。

如果在您的设计环境中无法直接导入所下载的GDSII版图，请下载离线辅助工具RFIC-Generator协助。

使用方法与匹配电路的Testbench搭建完全一致，请参考对应章节“搭建Testbench”。

常见的功率放大器包括共源放大器（CSPA） 、可调增益放大器（VGA） 、共源共栅放大器（Cascode PA） 。RFIC-GPT目前仅支持CSPA，其他类型的功率放大器在持续增加和完善中。

目前RFIC-GPT提供的 CSPA 模块可选工艺节点为 28nm 及 40nm ，工作频率为1~80 GHz ，28nm选工作电压0.9V、1.0V、1.1V 、40nm 可选工作电压1.0V、1.1V、1.2V 。选择完对应的设计环境，按照您的设计目标选择Gain 上下限、最低OP1dB ，以及最低 AMAM 和 AMPM 的值（可选），并根据设计权衡需求调整 DE_P1dB 、Iq、NF_min 的权重，点击计算可即可得到相应设计指标。如需考虑可靠性设计，还可以选择具体的V_over 值进行计算。

您还可以根据网页给出的推荐负载和功率放大器输入阻抗的共模阻抗预估输入匹配和输出匹配的插入损耗（IL_in 和 IL_out ）并在网页中输入后重新计算（若不输入，默认两者均为1dB）。
网页的第二个表格即为包含了预估插入损耗后的电路性能。进一步您可以使用网页中使用匹配电路设计的按钮进入 RFIC-GPT 的无源匹配模块进行匹配电路的优化设计。

• M1、M3：功率放大器的放大管，默认Width_per_Finger为1μm 。网页相关设计变量为晶体管multiplier数（Mul）和Number of Fingers（NoF）。
• M2、M4：作为功率放大器中和电容的MOS管，默认Width_per_Finger为1μm 。网页相关设计变量为晶体管multiplier数（Mul2）和Number of Fingers（NoF2）
• portAdapter(示意图中显示为Port的器件): 用于设置功率放大器有源端所需驱动的负载ZL（在实际放大系统中包含实际负载和输出匹配网络），设置如下：

• 此处阻抗的设计变量为Gamma幅值（ZL_Mag）和Gamma相位（ZL_Theta），网页显示的负载阻抗的实部（ZL_Real）和虚部(ZL_Imag)可以由ZL_Mag和ZL_Theta计算得到

ZL=Z0(1+Γr+jΓi)(1−Γr−jΓi) Z_L = Z_0 \frac{ (1+\Gamma_r+j\Gamma_i) }{ (1-\Gamma_r-j\Gamma_i) }ZL​=Z0​(1−Γr​−jΓi​)(1+Γr​+jΓi​)​

<blockquote>

其中 Z₀ = 50Ω，Γ_r =Z_{L_Mag}.cos⁡(Z_{L_Theta})，Γ_i =Z_{L_Mag}.sin⁡(Z_{L_Theta})

</blockquote>

• V_bias ：为功率放大器提供直流电压。
• V_dd ：电源电压，根据对应工艺节点可以选择适当电源电压。
• R：补偿电阻。合适大小的补偿电阻能够增加放大器电路的稳定性。
• IMN/OMN：此处为信号转换的理想巴伦（ideal balun）。实际可以加入输入输出匹配网络，加入匹配网络后CSPA驱动的负载从Z_L 转为Z_L 和输出匹配网络联合阻抗。

• 放大器种类

PA type ，请选择共源放大器 CSPA（Common Source Power Amplifier）。

• 工艺节点

Process node ，请选择需要的工艺节点。RFIC-GPT目前仅支持28nm、40nm的CSPA模块，更多工艺节点持续更新中。

• 工作频率(GHz)

Design Frequency（GHz） ，请输入：[1~80] GHz 。

• 工作电压V_dd （V）

Vdda ，28nm 请对应选择 0.9V、1.0V、1.1V ，40nm 请对应选择 1.0V、1.1V、1.2V 。

• Gain低限(dB)

Gain lower bound ，请输入。

功率增益（Gain）是射频放大器的功率增益定义为输出功率和输入功率之比，通常利用dB作为指标单位，计算公式如下:

Gain=10log⁡10(PoutPin) \text{Gain} = 10 \log_{10} \left( \frac{P_{\text{out}}}{P_{\text{in}}} \right)Gain=10log10​(Pin​Pout​​)

按照您的设计权衡需求填入需要达到的功率增益（Gain）下限。

• Gain高限(dB)

Gain upper bound ，请输入。

功率增益（Gain）是射频放大器的功率增益定义为输出功率和输入功率之比，通常利用dB作为指标单位，计算公式如下:

Gain=10log⁡10(PoutPin) \text{Gain} = 10 \log_{10} \left( \frac{P_{\text{out}}}{P_{\text{in}}} \right)Gain=10log10​(Pin​Pout​​)

按照您的设计权衡需求调整功率增益（Gain）上限。

• OP1dB(dBm)≥

OP1dB(dBm)≥ ，请输入1dB压缩点 输出功率的下限，可按照您的设计权衡需求进行调整。

1dB压缩点（P_1dB ）：
P_1dB 的定义为功率放大器的大信号增益随着输入功率的增大比预期的线性增益小1dB时对应的工作点。如下图所示，该工作点对应的输入功率为IP_1dB ，对应的输出功率为OP_1dB 。网页中的P_{out_max} 对应图中的OP_sat ，即输出功率最大值，而DE_max 对应另一张图中的DE最高点。

• DE_P1dB 权重

DE_P1dB weight ，输入范围：（1-100） 。

DE_P1dB ，指1dB压缩点处的DE值。

功率放大器的效率体现了其将直流信号转化为射频交流信号输出的能力。漏极效率（Drain Efficiency, DE），为射频输出信号功率和直流功率的比值：如下公式

DE=PoutPdc×100% \text{DE} = \frac{P_{\text{out}}}{P_{\text{dc}}} \times 100\%DE=Pdc​Pout​​×100%

网页中的DE_P1dB，指1dB压缩点处的DE值。

• Iq权重

Iq weight ，输入范围：（1-100） 。

静态电流(Quiescent Current, Iq)，是在没有射频输入信号时的直流电流。

• NF_min 权重

NFmin weight ，输入范围：（1-100） 。

噪声系数噪声参数 (Noise Figure, NF)，它体现了功率放大器在增益过程中引入额外噪声的程度，大的噪声系数将会影响整个RF系统的性能。噪声系数计算如下：

NF=NO2−NL2NS2 NF = \frac{N_O^2 - N_L^2}{N_S^2}NF=NS2​NO2​−NL2​​

其中，N_O 表示总输出噪声，N_S 表示输出端由于源极引入的输出噪声，N_L 表示输出端由于负载引入的输出噪声。网页中的NF_{min_finG} 表示sp仿真后在理想最小噪声系数曲线上于工作频点处的噪声系数。

• V_{_over} 超压

V_over ，输入范围：（1.3，1.5，1.7，1.9） 。

网页中的V_{gs_max} 和V_{ds_max} 和V_{dg_max} 表示在一个电压周期内，晶体管不同端口的电压的最大幅值。网页中的V*_{OV_duty_cycle} 等表示电压V*在一个周期内超过预设超压阈值V_over 部分的占空比。

• AMAM、AMPM

AMAM、AMPM ，输入范围：（1-20）、(1-80) 。

AM-AM转换描述了放大器输入与输出幅度之间的关系，理想情况输出幅度和输入幅度线性跟随; AM-PM转换描述了输入信号幅度和输出信号相位的关系，理想情况下输出信号相位与输入信号幅度无关。但在功率放大器的非线性区，两个曲线都会偏离理想情况，可以利用AMAM 和AMPM 对功率放大器的线性度进行表征。AMAM 和AMPM 分别为功率放大器在工作范围内，功率增益的幅度变化和电压增益的相位变化。

如果没有输入AMAM、AMPM，默认为2、10

• IL_in 、IL_out

当前设计方案得到的最优负载ZL的实部虚部数ZL_Real 、ZL_Imag（ADE中也给出了Gamma幅值ZL_Mag、Gamma相位ZL_Theta的表达形式）实际是由真实负载和匹配网络电路结合得到。IL_out 表示在当前工作频率下，将您输入的负载阻抗匹配至最优负载阻抗的插入损耗参考值；IL_in 表示在当前工作频率下，将您输入的源端阻抗匹配至Z_in，conj 的插入损耗参考值（Z_in,conj 为进行了输出匹配的CSPA的输入阻抗Z_in 的共轭）。

稳定性指标（K_f 和B_1f ）：在射频的有源电路中，保持电路的稳定性极为重要，不稳定的电路会产生自激振荡，导致极差的性能甚至电路损坏。通常，射频电路的稳定性指标包括Kf 和B1f ，通过二端口网络的散射系数进行定义。当一个有源电路稳定时，应该满足以下条件：

Kf=1−∣S11∣2−∣S22∣2+∣Δ∣22∣S12∣∣S21∣>1 K_f = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2 |S_{12}| |S_{21}|} > 1Kf​=2∣S12​∣∣S21​∣1−∣S11​∣2−∣S22​∣2+∣Δ∣2​>1

∣Δ∣=∣S11S22−S12S21∣ |\Delta| = |S_{11} S_{22} - S_{12} S_{21}|∣Δ∣=∣S11​S22​−S12​S21​∣

B1f=1+∣S11∣2−∣S22∣2−∣Δ∣2>0 B_{1f} = 1 + |S_{11}|^2 - |S_{22}|^2 - |\Delta|^2 > 0B1f​=1+∣S11​∣2−∣S22​∣2−∣Δ∣2>0

选择“功率放大器有源电路”代设计服务，并根据设计需求填写 “功率放大器电学指标”,点击计算即可得到计算得到的PA有源电路指标结果和考虑了您设置的输入和输出匹配的插入损耗后的整体PA的指标（输出匹配的插入损耗您可以根据我们第一个表格中给出的目标负载阻抗和实际负载在我们的匹配网络模块进行匹配得到；输入匹配的插入损耗您可以根据我们第一表格中给出的有源电路输入阻抗的共轭阻抗和实际源端负载在我们的匹配网络模块进行匹配得到）。

在Gain和OP1dB的限制固定情况下，可以通过调整DE_P1dB、Iq和NFmin的权重来对电路进行有偏向的优化。如针对1中计算得到的结果，若期望得到更小的静态功耗（即更小的Iq），可以将Iq权重调大后再次点击计算，结果如下，Iq从14.07mA降到了10.9mA：

若网页达不到您的设计要求，将会给出一个接近您需要的设计目标的结果，希望它能够对您的设计使用产生帮助。如下图所示：

若电路的指标满足了您的设计需求，点击“显示设计参数”按钮（如下图所示），将会显示PA电路设计参数。其中“生成代码”可用于在RFIC-Generator中验证结果，RFIC-Generator的使用请参看“离线软件RFIC-Generator”章节。

如果输入的指标有误，导致无法正确计算出结果，则所有表格中将会显示null 。届时请调整电学指标重新计算。可能出现错误的原因有：Gain低限大于Gain高限；OP1dB过高等。

点击“验证电路生成工具”，或者查阅 RFIC- Generator 中的 Active Generator功能，可以结合网页提供的“生成代码”，实现有源电路原理图和 Testbench 的快速生成，进行快速的电路仿真验证。

RFIC-GPT 生成的 GDSII 版图可以非常方便的应用于任何行业标准的设计工具，包括但不限于：Cadence Virtuoso、 Keysight ADS、 Siemens(Mentor) L-Edit、Synopsys CC 和Laker、LayoutEditor 等。 下面以 Cadence Virtuoso 为例说明如何直接使用下载的版图进行设计。

重要提示：如果您的设计环境不允许导入外部GDSII文件，您可以安装我们的离线软件工具RFIC-Generator来协助。RFIC-Generator利用RFIC-GPT生成的code，在Virtuoso中自动生成对应的GDSII版图。

解压下载文件

此文件为一压缩包，成功解压后，可以看到有两个文件：

• .gds 为下载的版图文件
• .txt 为对应版图文件的code，需使用上述离线软件工具RFIC-Generator来获取版图

导入GDSII版图

在 Virtuoso 菜单栏中点击 file-import-stream 进行文件导入，如下图所示。在图中的 Stream File 中输入 gds 文件的路径；在 Library 中输入新库的名字或选择导入自己的库中；在 Tech 栏选择 Attach 到对应工艺库的 reference Lib 。最后点击 Translate 或者 Apply 按钮进行文件导入

更改金属层名字

注意：

• 不同代工厂的 PDK 或者 Metal Stack 不相同，顶层厚金属层名称也不相。RFIC-GPT在线版网页提供的 GDSII 文件目前统一使用底三层金属名称，显示为 M1，M2，M3 。
• 在网页端下载导入 GDSII 文件或利用我们的工具软件生成 layout 后，需要根据相近的金属层厚度，将金属层名称改为真实厚金属层名称，如 M7，M8，AP 等。请根据我们说明根据具体情况非常方便修改名称，否则会显示假的 DRC 错误。

打开导入生成的layout，选择左侧Layers栏的Used即可显示器件所用到的金属层。

在左侧 Layers 栏中将需要修改的金属层勾选为可见，去除其他不修改的金属层选项。在 Layout 界面选中后按快捷键 Q ，修改成当前金属层名称和对应 purpose 选项。在左侧 Layers 栏中将需要修改的金属层勾选为可见，去除其他暂不修改的金属层选项。在 Layout 界面利用 Ctrl+A 快捷键全选后按快捷键 Q ，再利用 Ctrl+A 全选性能栏左侧所有形状， 在右侧 Layer 栏将原先的信息修改成实际需要的金属层名称和对应 purpose 选项(如下图将 M3 drawing 替换为了 AP drawing )，点击 apply 即可完成替换。

重复上一步的步骤，将原始为 M1~M3 层结构的器件替换为实际需要的顶三层结构的器件，最后替换的结果如下(本例子将 M3 转为 AP，M2 转为 M8，VIA3 转为 RV)：

修改VIA

若需要调整 GDSII 中 PCELL 的 VIA 放置，可以删去已有的 VIA ，再利用快捷键 O 在对应区域进行 autovia 打孔。

添加PIN

若当前的PIN 不能被您的仿真工具识别，则需要手动添加PIN 覆盖当前的PIN 。在菜单栏中选择Create~>Pin 选项

在左侧Layers 栏中选中PIN 对应的金属层，输入PIN 的名字（如此处电感对应名字是lp\lm ）,在版图界面处绘制矩形覆盖在原始PIN上即可。

RFIC-Generator，是集成在Virtuoso中的软件工具，免费下载使用。它针对射频芯片设计，根据设计者所输入的几何参数，迅速生成各种形状的电感和变压器的GDSII版图，供设计者直接仿真用，免去了手工画版图的繁琐操作。更强大的是，RFIC-Generator可以结合RFIC-GPT在线工具计算出的Code，直接生成符合电学设计指标的无源器件和电路的GDSII版图以及有源电路原理图。

点击此处下载RFIC-Generatoropen in new window

在第一次安装使用此工具的时候，您可以利用unzip命令解压安装包，并将RFIC-Generator文件夹放置在任意路径。在启用前，用户需要先安装我们工具的使用环境（仅第一次使用需要）。为了适配于个人用户和有特定环境设置的公司用户，我们提供了一键式安装和专业分布安装两种安装流程供您选择。

1. 运行工具文件夹目录下的 install.sh ，按照指示输入两个设置路径即可让运行Cadence的用户安装好启动工具的环境。一个路径是 .cdsinit 的文件路径(由于是 .cdsinit 隐藏文件，需要 ctrl+H 显示，若您未找到此文件，则在工作目录下于终端输入touch ./.cdsinit 建立文件，并在安装时设置其路径为工作目录)，另一个路径是 cds.lib 的文件路径。公司安装与个人安装这两个文件位置会略有不同，请您先确认好文件位置再进行安装。显示“完成”则说明您已成功完成安装。下图是安装流程实例：

安装样例

1. 安装完成有两种方式加载工具

• a) 在安装工具时在是否自启动的选项中输入y或者yes同意自启动。这样会让用户都能够使用这个工具。
• b) 如果没有选择自启动，则需要在使用时在CIW界面输入:
  load(strcat(PROPHET_PATH “/Start.il”))

如下图所示，并按回车键输出

输入样例

3. （Passive模块的PDK相关设置步骤）用户或者 CAD管理员可以对“RFIC_Generator安装路径+ / RFIC_Generator / RFIC_Passive_Generator /layertrans.csv”进行默认金属层名称转换的编写。编写完后用户或者所有子用户使用本工具默认生成的版图会与管理员设置的金属层对应。如下图所示，M1~M3分别代表从下至上的顶三层金属层，将其金属层的stream和datatype编号按照实际PDK的layermap修改为了（1，0），（2，0），（3，0）。同时需要填写实际PDK对应的顶三层金属的名字，如下图所示，顶三层金属的名字分别为M7、M8和AP1。（其中layermap文件通常在PDK安装文件的PCELL文件夹中）

4. （Passive模块的可选择步骤，如跳过该步骤则默认没有多项目组配置）对于具有多个项目组的用户，管理员可以在不同项目组中建立不同的配置文件，配置文件的格式可以参照步骤 3.不同项目组的用户只需在第一次使用工具时链接到项目组对应的配置文件即可。

1. 在分布式安装前，请您确定在您的设计环境中，以下两个文件的路径：

• a) .cdsinit 的文件路径。由于是 .cdsinit 隐藏文件，需要 ctrl+H 显示。若您为个人用户且在工作目录下未找到此文件，则在工作目录下于终端输入touch ./.cdsinit 建立文件；若您为集体用户，可以选择在 Cadence 安装文件夹下的总控 .cdsinit,如:

''/tools/IC618/tools/dfⅡ/local/.cdsinit
''

• b) 另一个是 cds.lib 的文件路径。若您为个人用户，可以选择通常在用户工作目录下的 cds.lib 文件；若您为集体用户，可以选择在 Cadence 安装文件夹下的总控 cds.lib 文件，如：

''/tools/IC618/share/cdssetup/cds.lib
''

1. 在所选 .cdsinit 文件中，添加以下代码（其中第一行中的 “XX” 表示您放置安装 RFIC-Generator 文件的路径）：

''RFIC_Generator_PATH="XX/RFIC_Generator"
ciwMenuInit()
load(strcat(RFIC_Generator_PATH "/Start.il"))
''

如图所示GDStools

1. 在所选 cds.lib 文件中，添加以下代码（其中第一行中的“XX”表示您放置安装 RFIC-Generator 文件的路径）：

''DEFINE EmptyBox XX/RFIC_Generator/RFIC_Active_Generator /EmptyBox
''

如图所示

1. Passive模块的金属层转换文件设置步骤与一键式安装中的第3点和第4点一致

注：工具卸载只需运行文件夹中的uninstall.sh文件即可（为了防止版本冲突，若您需要对工具进行新旧版本更新，最好先利用uninstall.sh进行旧版本工具的卸载）

在CIW菜单中，点击RFIC-Generator → 点击Passive Generator：

RFIC Passive Generator 包含三个选项：

• Inductor：可独立使用，输入拓扑参数，生成电感版图
• Transformer：可独立使用，选择变压器的种类，输入拓扑参数，生成变压器版图
• RFIC-GPT Code：不可独立使用，必须结合RFIC-GPT在线版生成的代码（Code），方可生成对应的电感或变压器版图

注：您使用Inductor和Transformer这两个选项生成的版图可能会有DRC error；使用RFIC-GPT Code选项生成的版图，则不会有DRC error。因此，强烈建议您结合RFIC-GPT在线版使用RFIC-Generator。

step 1: 在setup栏中，设置配置文件layertrans.csv的路径。
我们在您下载的安装包中提供了layertrans.csv的模板文件，这一文件主要包含了您使用的工艺节点的金属层信息（金属层的stream number和datatype，在每个PDK的layermap文件中均可找到）。初次试用时，您可以选择我们提供的模板文件，观察各功能能否在您的设计环境中正常运行；实际使用时，请您查阅您使用的工艺库中的layermap文件，对我们的模板文件进行改写。如果您使用多个工艺节点，也可以自行创建多个layertrans.csv文件，在生成版图时分别调用即可。
初次运行该模块时，Setup File的路径是空白的。之后每一次运行该模块时，Setup File会自动填入前一次使用的路径。

step 2: 填入拓扑参数。
拓扑参数包括电感使用的金属层、匝数、半径、线宽等等。您可以点击Geometric parameters栏中的Guide按钮，打开电感示意图进行参考，示意图中对各拓扑参数的几何意义有明确的解释：

1. 金属层M3, M2, M1分别代表了实际工艺节点中的顶三层金属，M3为最顶层，M2为次顶层，M3为第三层。因此，您需要在step 1中的layertrans.csv文件中对要使用的金属层进行指定（一般就是顶三层）。一切必要的信息提供之后，RFIC-Generator便能为您生成正确金属层上的电感。
2. 您也可以在Terminal/Label栏中自定义电感的引线长度(Terminal length)、间距(Terminal space)和Label的名称。Terminal length / Terminal space = -1时，RFIC-Generator会自行决定合适的长度和间距。

step 3: 填入目标library和cell。
在Apply栏中填写版图生成的目标library与cell，点击Apply之后，版图将在该cell中成功落位。

step 1: 在setup栏中，设置配置文件layertrans.csv的路径。
我们在您下载的安装包中提供了layertrans.csv的模板文件，这一文件主要包含了您使用的工艺节点的金属层信息（金属层的stream number和datatype，在每个PDK的layermap文件中均可找到）。初次试用时，您可以选择我们提供的模板文件，观察各功能能否在您的设计环境中正常运行；实际使用时，请您查阅您使用的工艺库中的layermap文件，对我们的模板文件进行改写。如果您使用多个工艺节点，也可以自行创建多个layertrans.csv文件，在生成版图时分别调用即可。
初次运行该模块时，Setup File的路径是空白的。之后每一次运行该模块时，Setup File会自动填入前一次使用的路径。

step 2: 填入变压器种类。
在Type setting栏中，填入变压器使用的金属层与种类(Transformer Type)。Layer_pri表示主线圈的金属层，Layer_sec表示副线圈的金属层。金属层M3, M2, M1分别代表了实际工艺节点中的顶三层金属，M3为最顶层，M2为次顶层，M3为第三层。因此，您需要在step 1中的layertrans.csv文件中对要使用的金属层进行指定（一般就是顶三层）。一切必要的信息提供之后，RFIC-Generator便能为您生成正确金属层上的变压器。

接下来，Transformer Type与您选择的金属层密切相关。如果您选择的主线圈与副线圈的金属层相同，那么可选择的Transformer Type有四种，分别为次线圈线圈并联结构变压器Parallel(sec)、次线圈线圈串联结构变压器Serial(sec)、进出同端变压器In/Out sameside，和交叠电感型变压器Overlapping inductor type。

如果您选择的主线圈与副线圈的金属层不同，那么可选择的Transformer Type有两种，分别为同轴变压器Coaxial，和非同轴变压器Non-coaxial。

您可以点击该栏中的Guide按钮，打开变压器示意图进行参考，示意图中对每一个变压器种类与拓扑参数的几何意义有明确的解释：

step 3: 填入拓扑参数。

• 在Geometric parameters栏中填入拓扑参数。请严格按照以下几点进行设置，以保证变压器正确生成： * 每一个Transformer Type对应的拓扑参数都不同；
  • 您必须先选择好Transformer Type后，再填写Geometric parameters；
  • 每选择一个Transformer Type, Geometric parameters栏都会自动刷新；
  • 您未选择Transformer Type时，显示的默认Transformer Type与默认Geometric parameters不是对应的，直接点击Apply生成变压器会产生错误。
• 您也可以在Terminal/Label栏中自定义变压器主副线圈的引线长度(Terminal_pri/sec length)、间距(Terminal_pri/sec space)和Label的名称。Terminal length / Terminal space = -1时，RFIC-Generator会自行决定合适的长度和间距。

step 4: 填入目标library和cell。
在Apply栏中填写版图生成的目标library与cell，点击Apply之后，版图将在该cell中成功落位。

本选项是RFIC-GPT在线版的辅助。您事先在RFIC-GPT在线版网页上提交计算并得到结果后，在该模块中输入RFIC-GPT提供的生成代码（Code），就能生成对应的电感或变压器，且完全符合设计规则(DRC-free)。

step 1: 在setup栏中，设置配置文件layertrans.csv的路径，并点击Load。
我们在您下载的安装包中提供了layertrans.csv的模板文件，这一文件主要包含了您使用的工艺节点的金属层信息（金属层的stream number和datatype，在每个PDK的layermap文件中均可找到）。初次试用时，您可以选择我们提供的模板文件，观察各功能能否在您的设计环境中正常运行；实际使用时，请您查阅您使用的工艺库中的layermap文件，对我们的模板文件进行改写。如果您使用多个工艺节点，也可以自行创建多个layertrans.csv文件，在生成版图时分别调用即可。
初次运行该模块时，Setup File的路径是空白的。之后每一次运行该模块时，Setup File会自动填入前一次使用的路径。

step 2: 在RFIC Generation Code栏中，填入生成代码。
在网页上提交计算并得到计算结果后，点击“下载GDS版图”，您会得到一个zip压缩包。在压缩包中提供了一个文本文档与一个GDS文件。文本文档中的内容即为生成代码：

将生成代码填入RFIC Generation Code栏。生成代码较长，手动填入时请注意不要填错：

step 3: 填入拓扑参数。

• 您可以在Terminal栏中自定义引线长度(Terminal length)和间距(Terminal space)。对于变压器，主副线圈(pri/sec)都可以自定义；对于电感，由于只有一个线圈，把信息填入pri对应的两个数据格中，sec对应的两个数据格不动。
• 在Layermap transform栏中，会自动显示您在step 1中载入的layertrans.csv的内容。您可以在这一栏进行二次修改。点击Apply后，任何修改的内容都会被更新到layertrans.csv中。因此，请对照工艺节点的layermap文件，谨慎修改。

step 4: 填入目标library和cell。
在最后一栏填写版图生成的目标library与cell，点击Apply之后，版图将在该cell中成功落位。同时，Layermap transform栏中的信息会被更新到layertrans.csv文件中。

step 1: 导入library

使用Active Generator时，需要首先设定RFIC_Generator工具的路径（默认是您在RFIC_Generator_PATH中输入的路径），选择需要仿真的电路模板类型，点击load按钮即可先产生一个未经修改的电路。如果已经完成导入，则会对文件进行重置，用户可以重新进行修改。

step 2: 选择替换schematic中器件所对应的PDK库的器件

在Instance to replace的模块中选择您的设计环境所用到的晶体管如nmos_6t、nmos_4t、pmos_4t进行替换，必须保证替换文件的端口可以一一对应，否则替换将失败，这时候本地的文件可能受到破坏，需要重新点击上一步中的Load键覆盖已损坏的文件。

以如上所示的CSPA为例，工具提供了分别利用nmos_lvt_4t晶体管和nmos_lvt_6t晶体管搭建的功率放大器CSPA_lvt4t和CSPA_lvt6t。在此例中，选择了CSPA_lvt6t作为功放电路的schematic，并将原文件中空的nmos6t替换成某个40nm工艺库中的nmos_rf_lvt_6t。如果正在替换的页面中没有需要替换的相应器件或者不需要替换某种器件，表单的部分项可以空着不填。

示意图

替换前替换后

step 3. 替换model中的路径

选择您的设计环境下的Model Library文件所在的路径。

选择路径如图中所示

step 4: 设置变量的值

注意这一行的字符串应该按照我们在网页端为您生成的字符串进行输入，不应该出现其他错误输入，否则会报错。您需要重新设置变量的值。输入好web param的值后，点击apply即可生成对应的测试ADE。

如图中所示

step 5: 打开配置好的ADE界面，您即可进行仿真验证（工具默认设置工艺角为tt）。

Q：提供的是具体哪个工艺库的支持？

A：顶层无源器件性质主要跟金属层厚度有关，您可通过选定的工艺节点的金属层厚度来得到对应器件/电路的结果。选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

有源电路结果与同一个工艺节点主流工艺库符合。如果有特殊需要，请联系我们。

Q：网页给出结果和器件所需性能有偏差，应该如何优化？

A：建议通过设定不同的参数或修改单一参数，进行多次微调计算尝试。如果多次尝试仍然未满足需求，欢迎通过邮件或微信联系。

Q：电感有别的结构吗？

A：我们在持续研发新的器件结构。与此同时，通过 RFIC-GPT 在线服务可以产生接近所需要指标的结果，然后利用工具在线下载的GDS稍作修改，很多时候可以满足实际版图和指标的需要。当然如您有更多新的具体建议，欢迎发邮件告知我们：service@icprophet.com。

Q：下载后为什么金属层丢失了？

A：请优先检查：工艺节点与金属层厚度是否正确对齐，如已对齐，金属层不会出现丢失的情况。通过RFIC-GPT下载的版图，我们默认用户有可能使用去流片，如果用户工艺库里的金属层和 RFIC-GPT 网页金属层厚度差异较大，所得计算结果和实际会有差别。这种情况下，为了避免用户使用不正确的结果，会出现金属层丢失的情况，请您再次确认参数设置。

如您为了科研探索，请在版图软件里如Virtuoso或其他软件，解绑工艺库，重新打开已下载的版图，金属层将会正常显示。

Q：封闭的设计环境中如何使用工具？

A：可通过RFIC-Generator安装说明中的内容- 免费下载我们的GDSII版图生成小程序（只需安装一次）。请根据说明文档的提示进行安装，如遇到安装问题，也可参考我们的B站解说视频open in new window。或联系我们客服远程指导您安装。

Q：是否提供GaN或GaAs工艺？

A：目前 RFIC-GPT 线上射频设计工具提供的是CMOS工艺的智能设计支持，GaN或GaAs，以及基于基板的无源器件/电路的自动化设计支持，也在更新计划中，欢迎保持关注。

Q：匹配电路生成的变压器导入到Layout时。初级线圈和次级线圈哪个对应顶层金属，哪个对应次顶层金属？

A：详细请参考GDSII 文件使用及仿真测试说明中的内容”。

Q：在计算时主线圈厚度为3.4（对应实际工艺M9），副线圈为0.9（对应M8）。那么将M1~M2替换时，M1对应M8还是M9？

A：M1-M3分别对于从小到大的顶三层。例如：M1对应M8，M2对应M9，M3对应最顶层AP或ALPA。依此类推。

Q：RFIC-Generator安装时遇到Permission denied，怎么处理？

A：执行“./install.sh ”脚本后，选择默认启动virtuoso的路径，指定了.cdsinit 以及 cdslib 文件位置后。如报下图所示Permission denied错误：

请检查所指定的文件以及目录当前账户下是否有权限写入，如果没有写入权限，请切换至 root 或者是有 sudo权限 的账户，将 .cdsinit 以及 cds.lib 文件的所有人改为当前账户或者进行以下操作：

chmod +rw .cdsinit
chmod +rw cds.lib

之后，请再次重新执行安装脚本“./install.sh ”。

如您的问题未包含在本文件中，发邮件告知我们：service@icprophet.com